PAT-NO:

JP358060559A

DOCUMENT-IDENTIFIER: JP 58060559 A

TITLE:

MULTICHIP PACKAGE

PUBN-DATE:

April 11, 1983

INVENTOR-INFORMATION:

NAME

YOSHIHARA, KUNIO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY N/A

APPL-NO:

JP56158226

APPL-DATE:

October 6, 1981

INT-CL (IPC): H01L021/82, H01L027/04

US-CL-CURRENT: 257/E21.602, 361/683

ABSTRACT:

PURPOSE: To obtain a multichip package whose internal connections are switchable electrically, while unnecessitating the replacement thereof, by a method wherein input-output signal lines selecting a plurality of electronic function elements of the same kind are switched to each other or to a specified element.

CONSTITUTION: Address data lines which are common input-output lines for signal lines other than a chip enable CE being a signal line for selection of

memory cells M<SB>1</SB>∼ M<SB>n</SB>, are connected commonly, while CE alone is decoded for selecting each memory cell. M<SB>0</SB> is an extra redundant memory cell for constituting this memory module, and address lines A<SB>o</SB>∼ A<SB>i</SB>, data lines D<SB>1</SB>∼ D<SB>j</SB>, a write enable WE, and an output enable OE are connected commonly with remaining memory cells M<SB>1</SB>∼M<SB>n</SB>, while only the chip enable CE, which is a redundant memory cell, is made switchable to any one of CEs M<SB>1</SB>∼M<SB>n</SB>. Thereby any faulty chip can be switched electrically with ease. A pad SW for switching is usually connected to C<SB>0</SB> and led outside as CE<SB>0</SB>, whereby the operation of the redundant memory M<SB>0</SB> can be checked.

COPYRIGHT: (C) 1983, JPO& Japio

06/10/2003, EAST Version: 1.03.0002

機械的衝撃などによって正常な心分を不良にして しまり確率も高い。また、A/D 又は D/A コンパータなどのアナログ素子では、一般に、アナログ素子では、一般で変換した配標をが大きく、アナログ素子を複数物作可能である。 をが大きく、アナログ素子を複数物作可能である。 をかかわらず、直接性の仕様を得足できない。 不良素子として交換せざるを得ない割合となる。 では、実装後の性能と価格は、実装的の素子の 性能分布によって裏実上制約されている。

本発明の目的は、上記の技術の欠点を除去し、 電子的機能素子の交換を不要にする、電気的に内 都接続切着と可能なマルチ・チップ・パッケージ を提供することにある。

本発明は、配線基板上に実装されている同一種 類で複数の電子的機能電子を選択する入出力信号 線を相互に、若しくは特定の電子的機能電子と切 替えることを特徴としたマルテ・テップ・バッケ ージである。

るのみならず、配舗等板上のすべてのメモリ素子の電子的機能をテストした後、そのテストデータにもとづきパッケージ全体の価値が最も高くなるようメモリ素子の切替えができる。尚第1図にかいて、Dはアドレスデコーダ、DI/Oはデコーダ入出力級である。

本発明の他の一具体例として項2図に示す。ディジョル入力ラッチ型 D / Aコンパータ常子を複数 個 D / A1 ~ D / An、同一配線基板上に実装し、ディジョル入力 D I1~D I3 及びストロープ信号 S を共通に結譲する。かのかのの D / A コンパータ素子を選択するチップ・セレクト CS は相互に切り替えた。かのかのの D / A コンパータ素子のアナログ出力も、配盤基板の任意の出力リード O L へりできるよう配慮されている。この方法により、配務基板上のすべての D / A コンパータ素子は、その直線性の値によって任意のチャンネルへ割付けることができる。

4. 図面の簡単な説明

一つの具体例において、本発明は第1回に示す ように同一に接続されるべきアドレス糖 Ao~Al. データ線をもつ n 餌の電子的機能素子であるとと ろのメモリー素子 M₁~Mn で構成されたメモリモジ ュールに用いられる。とのメモリモジュールでは、 メモリポ子 M』~Mn の選択用信号線であるチップィ キーブル CE 以外の共通の入出力額であるアドレ ス・データ各級は共通に結構し、 CE のみをデコ ドして各メモリー来子を選択している。 Moはこの メモリモジュールを構成するには余分の冗長メモ リネ子であり、アドレス離 Ao~Ai,データ線 Di~ Di, ライトオープルWE, アウトブットネーブル OBを残りのメモリ君子 Mi~Mn と共通に接続し、 冗長メモリ常子のチップイネーブル CB のみを、 Mi~MnのCEの任意の一つと切着えられるように することにより、容易に不良チップの電気的切響 えが可能となる。通常は切響之用パッド SWをCo に接続し、 CEo として外部へ取出しておくととに より、冗長メモリ素子 Maの動作確認を行なりこと ができる。つまり、単に不良メモリ電子を除去す

第1別は本発明の一名権例を説明するためのマルチ・チップ・パッケージの平面図、第2図は本 発明の他の実施例を説明するためのマルチ・チップ・パッケージの平面図である。

 $D: T ドレスデコーダ、 <math>A_0 \sim A_1: T \, ^k \, ^k \, U \, \lambda$ 種、 $D_i \sim D_j: ^j - \mathcal{S}$ 様、 $WE: ^j + \lambda - \mathcal{I} \, ^k \, \lambda$ 、 $M_1 \sim M_0: ^j + \lambda + \mathcal{I} \, ^k \, \lambda$ 、 $M_0: ^j + \lambda + \mathcal{I} \, ^k \, \lambda$ 、 $OE: ^j + \lambda - \mathcal{I} \, ^k \, \lambda$ 。

代理人 并理士 則 近 應 佑 (ほか1名)